ciaa / hardware Goto Github PK

R92 must be higher than 50K instead of 10K. Working fine with 100K

Current bus termination resistors in RS232/RS485/CAN schematic sheet are not correct for Profibus DP implementation.

En los prototipos NXP se montaron al revés, debe cambiarse porque pone en corto la fuente!!!

Los desarrolladores que tengan en sus manos una CIAA-FSL CEIBO v1.0 con wire wrap en las entradas digitales tengan en consideración lo siguiente:
Luego de las pruebas efectuadas a la versión CEIBO V1.0, se detectó que los pines utilizados para las entradas digitales, eran únicamente para entradas analógicas diferenciales. Por este motivo, se cablearon con wire wrap todas las placas armadas hasta el momento utilizando el conector de expansión GPIO de la siguiente manera:

Aunque este inconveniente está solucionado en la versión CEIBO v1.1, no se pudo mantener la misma disposición de pines aquí presentada.

El pulsador con la numeración que tiene el footprint actual, tiene continuidad entre 1-2 y entre 3-4, con lo cual está permanentemente reseteado. Al presionar, se cierra 1-2 contra 3-4.
En el sch. el pulsador figura entre los pines 1-2 cosa que es incorrecto

Agregar el ruteo de los pines del RJ45 ethernet para llevar eventualmente la entrada de PoE a un modulo de expansión y que luego este baje nuevamente hacia la CIAA alimentación de 24V => PoE opcional x expansión

• Actual part: IS42S16400F-7TL.
• New part: IS42S16800F-7TL.

Speed parameters are compatible:

#45 PoE
#44 Modern MOSFETs
#42 R107 to 1206

Están al revés pines 1 y 2. En el prototipo se pone en corto la fuente, hay que quitarlos y colocarlos al revés. Son:
D9 / D10 / D11 / D12 (entradas analógicas)
D46 y D48 (salida analógica)

J3 (RS232 connector) mechanical fixation thru-holes are not tied to GND.

Currently the drill size is 3.048mm.

All tracks ended in terminal block pads must have 0.508mm width.

De esta manera se puede modificar en el campo, sin necesidad de tener un soldador!
Aquellos jumpers que no requieren modificación en el campo y que deben permanecer fijas, como por ejemplo una asignación de una GPIO para otra función, pueden realizarse con el puente de estaño

Actualmente existen MOSFET con mucha menor Rds (incluso con menor Vgs), menor Qg, menor disipación para igual ID, menor footprint, etc...incluso a menor precio. Por lo tanto estuvimos viendo un poco lo disponible y encontramos los siguientes transistores (bajamos la Vds requerida a 60V aprox. porque la CIAA esta pensado para un tablero de 24V, no tiene sentido tener Vds de 500V)

Opcion para 60V: FQT13N06L

Opcion para 100V (alternativa 2): FDT86106LZ

La Rds en general pasó de 3 ohm a 100mOhm aprox. como dato más relevante y el footprint se redujo de D2PAK (TO-263) a SOT223

Crystal connection is made using pins 1 and 4. Currently the tracks are connected to pins 1 and 2. Pins 2 and 3 can be left floating.
See http://www.abracon.com/Resonators/abs25.pdf

P12 connector is not routed to speed up prototype testing. It has to be routed for production release.

Correct item: http://www.digikey.com/product-detail/en/C0603C335M9PACTU/399-5502-1-ND/1950680

Principalmente en aquellos que son importante.
Fuente: 470u y 330u (tension 35 y 16V respectivamente?, I max. ripple ver calculos.., rango temp a 105 grados, 7000hrs?, Low ESR en 330u?)
Ceramicos de Salida Analogica: tension 50V, el resto 16V y en general para todos X7R o X5R es correcto, excepto aquellos que son de pocos pF que se prefiere NP0.

Resist Eth. de 50 ohm al 1%, ±100ppm/°C
El resto de las Resist (excepto indicación en contrario , ej como la parte analogica), al 5%, ±100ppm/°C

El pull-up quedó en el lugar equivocado, Ri queda en Hi-Z cuando se deshabilita la recepción!