arqueologiadigital / patinhofeio_kicad

Schematics of the Patinho Feio CPU being redrawn on KiCAD. More info at: http://github.com/felipesanches/PatinhoFeio

Para o desenvolvimento desse projeto estou utilizando o Kicad compilado a partir do git de 15/FEV/2018.

Existe um arquivo patinhofeio.pro na raiz desse repo, mas, se não me falha a memória, passei a usar arquivos de projeto individuais para cada placa dentro dos subdiretórios.

Originalmente a idéia era ter um único projeto gerando um PDF completo dos esquemáticos. Mas isso atrapalhou um pouco o processo de geração das PCBs individuais, o que me levou a separar os esquemáticos em diversos projetos.

Em JAN/2018 eu encomendei a fabicação das PCBs CDE-3 e CDE-3-debug. Há um relato detalhado em https://forum.fiozera.com.br/t/resgate-historico-do-computador-patinho-feio-usp-1971/58/18

patinhofeio_kicad's Issues

CDE-3 (rev b)

A primeira placa CDE-3 produzida tinha alguns erros que foram corrigidos manualmente. Seria bom atualizar o desenho da PCB para que seja possível fabricar uma segunda revisão sem esses erros.

• Atualizar roteamento da PCB
• Garantir que passa nos testes de DRC
• Gerar os gerbers
• Aplicar tag CDE3_rev_B no repositório
• Encomendar fabricação da PCB

Prancha XI: Identificar componente 4E

É um chip de lógica booleana composto que interliga 4 portas AND a uma porta NOR.