mekhyw / z01.1-fenix Goto Github PK

$ # Clone o repositório
$ git clone https://github.com/Insper/Z01.1
$ cd Z01.1
$ # instale e/ou atualize o Z01.1
$ ./updateZ01tools.sh
$ # instale as dependencias python
$ pip install -r requirements.txt --user

z01.1-fenix's People

Contributors

Stargazers

Forkers

arthur-barreto linkolnr antonioaemartins

z01.1-fenix's Issues

Multiplexador 4 entradas de 16 bits cada

Arquivo : Mux4Way16.vhd
Descrição : Multiplexa 4 entradas de 16 bits cada em uma saída de 16 bits.

Adicionar carry na saída da ULA

Modifique a ULA adicionando o sinal de estouro da soma (carry) a saída da ULA

Flip Flop T

Arquivo: ConceitoA/FlipFlopT.vhd
Arquivo Teste: tests/tb_FlipFlopT.vhd
Dependência: Sem dependência
Referencia : https://en.wikipedia.org/wiki/Flip-flop_(electronics)

Configurar Actions para testar o projeto

Settar o GitHub Actions para testar os PRs enviados e mergeados.

Impressora

Arquivo : impressora.vhd
Descrição: Questão da impressora da lista de exercícios Álgebra Booleana 2

Arquivo : Comparador16.vhd
Descrição : Verifica se o vetor de saída (16 bits) é igual a zero (zr) e se menor que Zero (ng). Caso igual a zero, faz com que o sinal zr seja igual a '1' e caso contrário '0'. Se o sinal de entrada for negativo faz com que ng receba '1' e '0' caso contrário.
Dependência: Não tem.
Pseudo-código:

if(a == 0):
  zr = 1
else:
  zr = 0

if (a < 0):
  ng = 1
else:
  ng = 0

Multiplexador 4 entradas de um bit cada

Arquivo : Mux4Way.vhd
Descrição : Multiplexa 4 entradas binárias em uma saída binária

Forma de onda

Para cada teste realizado, deve-se carregar a interface gráfica e tirar um print da forma de onda do módulo com os testes aplicados a ele (LAB-7). Essa imagem deve ser salva na mesma pasta dos arquivos VHDL (src/rtl/) e com o mesmo nome dos módulos. A pasta no final do projeto deve possuir os seguintes arquivos:

/src/rtl/
         Add16.vhd
         Add16.png
         ALU.vhd
         ALU.png
         Comparador16.vhd
         Comparador16.png
         FullAdder.vhd
         FullAdder.png
         HalfAdder.vhd
         HalfAdder.png
         Inc16.vhd
         Inc16.png
         Inversor16.vhd
         Inversor16.png
         Zerador16.vhd
         Zerador16.png

TopLevel: Display 7s com a ULA

Modifique o toplevel para mostrar o resultado da ULA nos displays de 7s (em hexa)

operação shift left/right na ULA

Modifique a ULA adicionando a operação de shift left/right

Display de 7s

Arquivo: `sevenSeg.vhd'
Descrição: Questão do display de sete segmentos da lista de exercícios Álgebra Booleana 2

Add16

Arquivo : Add16.vhd
Descrição : Adiciona dois vetores de 16 bits resultando em um vetor de 16 bits (sem carry out do bit mais significativo - MSB).
Dependência: FullAdder
Deve utilizar o FullAdder via port map.

OR de 16 bits

Arquivo : Or16.vhd
Descrição : OR bit a bit entre duas palavras de 16 bits.

FullAdder

Arquivo : FullAdder.vhd
Descrição : Adiciona três bits, dois referentes às entradas e o outro referente ao carry in. O resultado é um bit com a soma e outro com o carry out.
Dependência: Não tem.

Counter Down

Arquivo: ConceitoA/CounterDown.vhd
Arquivo Teste: tests/CoubterDown.vhd
Dependência: FlipFlopT

NOR 8 Way

Arquivo : Nor8Way.vhd
Descrição : NOR entre 8 bits, resulta em uma única saída

OR 8 Way

Arquivo : Or8Way.vhd
Descrição : OR entre 8 bits, resulta em uma única saída

Inc16

Arquivo : Inc16.vhd
Descrição : Adiciona '1' a um vetor de 16 bits resultando em um vetor de 16 bits (sem carry out).
Dependência: Add16
Deve utilizar o add16 via port map.

Adicionar vídeo da ULA funcionando

Compila no Quartus a ULA do grupo e faz um vídeo demonstrando o seu funcionamento (FPGA).

Register 8

Arquivo : Register8.vhd
Dependência : BinaryDigit
Descrição : É um registrador de 8 bits criado a partir do binaryDigit porém agora para armazenar um vetor de entrada de 8 bits de tamanho.

Deslocador de bits

Arquivo : BarrelShifter16.vhd

NOT de 16 bits

Arquivo : Not16.vhd
Descrição : NOT bit a bit entre duas palavras de 16 bits.

Ram64

Arquivo : Ram64.vhd
Dependência : Ram8, Mux8Way16, Dmux8Way
Descrição : Similar a RAM8 porém com 64 endereços.

Multiplexador 2 entradas de um bit cada

Arquivo : Mux2Way.vhd
Descrição : Multiplexa 2 entradas binárias em uma saída binária

Register 32

Arquivo : Register32.vhd
Dependência : Register16
Descrição : É um registrador de 32 bits criado a partir do Register16 porém agora para armazenar um vetor de entrada de 32 bits de tamanho.

AND 16 bits

Arquivo : And16.vhd
Descrição : And bit a bit entre duas palavras de 16 bits.

Multiplexador 8 entradas de um bit cada

Arquivo : Mux8Way.vhd
Descrição : Multiplexa 8 entradas binárias em uma saída binária

Inversor16

Arquivo : Inversor16.vhd
Descrição : Inverte um vetor de entrada quando o bit de controle n (nx ou ny) for igual a '1', e não modifica o vetor de entrada caso contrário. O resultado é um novo vetor de 16 bits.
Dependência: Não tem.

Register 16

Arquivo : Register16.vhd
Dependência : Register8
Descrição : É um registrador de 16 bits criado a partir do Register8 porém agora para armazenar um vetor de entrada de 16 bits de tamanho.

Demultiplexador de 8 saídas

Arquivo : DMux8Way.vhd
Descrição : Demultiplexa uma entrada binária em oito saídas.

Demultiplexador de 4 saídas

Arquivo : DMux4Way.vhd
Descrição : Demultiplexa uma entrada binária em quatro saídas.

Circuito lógico

Arquivo : circuito.vhd
Descrição: Primeira questão da lista de exercícios Álgebra Booleana 2

Program Counter

Arquivo : PC.vhd
Dependência : inc16, mux16, reg16
Descrição : O program counter será o nosso endereçador de memória da CPU, ele será responsável por apontar para a próxima instrução a ser executada. Como normalmente um código segue um fluxo sequencial (uma linha na sequência da outra) o PC possui a habilidade de se auto incrementar a cada clock (apontando assim para a próxima instrução), mas ele tem que suportar condições (if, while, ...) rompendo com esse fluxo contínuo.

Sua lógica é descrita no pseudo código a seguir:
If reset(t-1) then
out(t)=0
else if load(t-1) then
out(t)=in(t-1)
else if inc(t-1) then
out(t)=out(t-1)+1
else
out(t)=out(t-1)

usou o inc16, mux16 e reg16 para criar PC

Forma de onda (.png) e RTL de todos os módulos (.png)

Possui a forma de onda (.png) e rtl de todos os módulos (.png)

Ram512

Arquivo : Ram512.vhd
Dependência : Ram64, Mux8Way16, Dmux8Way
Descrição : Similar a RAM8 porém com 512 endereços.

Adicionar X xor Y na ULA

Modifique a ULA adicionando a operação: X xor Y

Detector de moedas

Arquivo : detectorDeMoedas.vhd
Descrição: Questão do detector de moedas da lista de exercícios Álgebra Booleana 2

Multiplexador 8 entradas de 16 bits cada

Arquivo : Mux8Way16.vhd

Register 64

Arquivo : Register64.vhd
Dependência : Register32
Descrição : É um registrador de 64 bits criado a partir do Register32 porém agora para armazenar um vetor de entrada de 64 bits de tamanho.

Binary Digit

Arquivo: BinaryDigit.vhd
Dependência: FlipFlopD e Mux2Way
Descrição : É um registrador feito para armazenar um único bit de informação (0 ou 1). A interface do módulo consiste em uma entrada (d) para o bit a ser armazenado, um sinal de load para indicar quando o bit de entrada deve ser armazenado um sinal de clock e a saída output* que é o bit armazenado:

Módulos funcionando até C+

Fechar este Issue quando todos os módulos feitos até o critério C+ estiverem "verdes" no Actions

Demultiplexador de 2 saídas

Arquivo : DMux2Way.vhd
Descrição : Demultiplexa uma entrada binária em duas saídas.

Ram8

Arquivo : Ram8.vhd
Dependência : Register16, Mux8Way16, Dmux8Way
Descrição : É uma memória de 8 endereços com 16 bits de largura. O componente possui como entrada o vetor input de 16 bits, o endereço a ser armazenado (address) o sinal load que indica quando é para ser armazenado e o clock. Como saída temos o valor lido no endereço especificado quando load for igual a 0. Note que sinal LOAD tem como função similar o do READ/WRITE, quando zero, indica que queremos ler o valor armazenado, quando 1 indica que queremos escrever (write) nessa posição.

ALU

Arquivo : ALU.vhd
Descrição : A entidade que faz o mapeamento de todas as demais, interligando os blocos (zerador, comparador, inversor, Add ....) em um único bloco.
Dependência: Comparador16, Zerador16, Inversor16, Add16
Deve utilizar os módulos via via port map.

mekhyw / z01.1-fenix Goto Github PK

z01.1-fenix's Introduction

Vídeo dos Projetos

Segue link para vídeo projeto B

Segue link para vídeo do projeto C

Segue os links para os vídeos do projeto D

Segue os Links projeto E

Clonando

z01.1-fenix's People

Contributors

Stargazers

Forkers

z01.1-fenix's Issues

Recommend Projects

Recommend Topics

Recommend Org